LAB6: 컴퓨터와 FPGA 통신

실험 후 보고서

학과: 전자전기컴퓨터공학부

이름/학번: 정현재/2023440127

작성일: 2026/11/01

대상: PC 입출력/UART 통신 및 LED 제어/서보모터 제어/SRAM/DAC

검증 환경: VS Code VaporView, STM32 빌드 도구

보고서 및 실험의 범위

STM32 과제 3개, FPGA 실험 3개를 대상으로 STM32 보드 위 검증, Vivado 시뮬레이션 및 FPGA 보드 위 검증을 수행하였다. 파형의 관점에서 본 설계는 실험 전 보고서에서 작성하였기 때문에 이 보고서에서는 STM32 및 FPGA 보드 위의 설계를 위주로 설명하겠다.

소스 식별

프로젝트: LAB6

기준 커밋: 188457537e1b79d45df16028014f5e050da389b

실행본: STM32 각 실험 폴더의 Core/Src/, Core/Inc/ 및 프로젝트 설정 파일, FPGA 각 실험 폴더의 src/, sim/, constraints/ 및 simulation.json

GitHub 주소: https://github.com/Jeong719/ECE2_Lab6.git

제출 태그: v1.1

1. 목적과 공통 실험 환경

실험 목적

본 실험의 목적은 STM32의 PC 입출력과 UART 통신 방법을 이해하고, FPGA를 이용하여 서보모터 제어, SRAM 읽기·쓰기 및 DAC 인터페이스를 구현하는 것이다.
STM32에서는 PC에서 받은 문자와 바이트 값을 출력하고, UART를 통해 FPGA에 문자와 LED 제어 명령을 전달한다. FPGA에서는 펄스 폭에 따른 서보모터의 위치 제어, 외부 SRAM의 데이터 저장과 읽기, 디지털 값에 따른 DAC의 아날로그 출력을 구현하고 시뮬레이션과 실제 보드에서 동작을 확인한다.

공통 실험 환경

STM32와 관련된 사전 검증은 VS Code에서 탈출 코드 없이 빌드가 완료됨을 통해 확인하였다. FPGA와 관련된 사전 검증은 VS Code에서 Icarus Verilog를 이용하여 수행하고, 생성된 VCD 파일을 VaporView로 열어 파형을 분석하였으며,
실험 수행은 VS Code를 활용하여 STM32 보드에서 구현 혹은 Vivado 2026.1을 통해 fpga보드의 spartan(xc7s75fgga484-1)를 사용하여 스위치, 버튼 및 클록 주파수 조작을 통한 LED 및 세그먼트의 변화를 관측하였다.

검증 범위

시뮬레이션에서는 각 회로의 리셋, 값 유지, 데이터 갱신 및 상태 전이 등 주요 동작을 검증하였다. 실제 보드에서는 버튼과 스위치를 조작하여 대표적인 입력 조건에서 LED와 세그먼트 표시가 설계 의도와 일치하는지 확인하였다.


2. STM32 과제 5: PC와 MCU 출력

설계와 예상 동작 요약

본 과제는 PC에서 입력한 문자와 해당 문자의 16진수 값을 serial 모니터에 출력한다. 예를 들어 A를 입력하면 0x41이 serial 모니터에 표시된다.

실제 보드 구현 및 동작 분석

STM32 보드와 PC를 연결 후 VSCode의 serial monitor에서 문자를 보냈다. 문자를 입력한 후 serial monitor에서 RX를 통해 해당 문자를 읽고 해당 문자의 16진수 값을 확인할 수 있었다.



3. STM32 과제 6: STM32에서 FPGA로 문자 전달

설계와 예상 동작 요약

본 과제는 PC에서 받은 문자를 STM32가 UART3로 FPGA에 전달하고, FPGA가 PC로 출력한 문자와 원래 입력을 비교한다.

실제 보드 구현 및 동작 분석

실제 실험에서 해당 과제를 구현할 때는 COM4 포트에 STM32를 연결하고, COM5 포트에 FPGA를 연결하였다. 이후 STM32의 CN7 1번 핀과 FPGA Port A의 I/O 01을 연결한 후 각 보드의 GND끼리 연결하였다. 이후 각 보드마다 PC의 serial monitor에 연결한 후 STM32와 연결된 Serial

monitor에 문자를 입력하자 FPGA serial monitor에 해당 문자가 나타나는 것을 확인하였다.



위 사진처럼 왼쪽의 STM32 serial monitor에 A를 입력하자 오른쪽의 FPGA serial monitor 화면에서 A가 나타나는 것을 확인할 수 있다. 또한, 문자를 2개 입력하였을 때도 정상적으로 출력되는 것을 확인하였다. 하지만, 3개부터는 오류가 나서 정상적으로 출력되지 않았다.

4. STM32 과제 7: UART 명령으로 FPGA LED 제어

설계와 예상 동작 요약

본 과제는 UART를 활용하며, PC에서 0을 입력하면 FPGA의 LED를 끄고, 1을 입력하면 점등하고, 2는 LED 상태를 반전시키며, 다른 문자는 상태를 유지한다.

실제 보드 구현 및 동작 분석

해당 과제를 구현하는 실험에서 FPGA와 PC의 serial monitor를 연결한 후 1을 입력하자 FPGA의 8번 LED가 점등되는 것을 확인하였다. 이후 0을 입력하자 FPGA의 LED가 소등되는 것을 확인하였다. 소등된 상태에서 2를 입력하였을 때는 점등되었고, 점등된 상태에서 2를 입력하였을 때는 소등되는 것을 확인하였다. 0,1,2 이외의 다른 입력에 대해서는 LED 상태가 변하지 않는 것을 확인하였다.

5. FPGA 실험 1: 서보모터 제어


설계와 예상 동작 요약

본 회로는 좌우 버튼으로 서보모터의 위치를 조절하는 회로다. 20ms 주기의 제어 신호에서 HIGH 구간을 1~2ms로 바꾸며, 초기 펄스 폭은 중앙 위치에 해당하는 1.5ms다. 버튼을 한 번 누르면 0.1ms씩 변경된다.

Vivado 시뮬레이션 및 사전 결과 비교




vivado에서 simulation 한 결과 100036ns가 소요된 것을 확인할 수 있다. 이는 vscode에서 simulation한 결과와 같음을 확인할 수 있다.




위 사진은 vivado simulation의 파형, 아래는 vscode에서 사전 검증한 파형이다. 위 사진과 아래 사진의 결과가 일치하는 것을 확인할 수 있다.

합성, 구현 결과 및 문제 해결



Synthesis, Implementation 및 Generate bitstream이 전부 성공적으로 실행된 것을 확인할 수 있다.



DRC에는 실험 1과 동일한 CFGBVS-1 경고 1건이 남아 있으며, 구성 전압 관련 속성의 확인과 설정이 필요하다.

실제 보드 구현 및 동작 분석


실제 보드에서 1번 버튼에 왼쪽, 2번 버튼에 가운데(리셋), 3번 버튼에 오른쪽 방향을 할당하였다. 처음에 가운데에 있던 서보모터는 1번 버튼을 눌렀을 때는 왼쪽으로 이동하였으며, 3번 버튼을 눌렀을 때는 오른쪽 끝으로 이동하였다. 다시 원위치 시키고 싶을 때는 2번 버튼을 통해 서보모터를 가운데로 리셋할 수 있었다.

6. FPGA 실험 2: SRAM


설계와 예상 동작 요약

본 실험은 FPGA에서 외부 ADC에 채널 선택과 제어 명령을 전송하고, 변환된 디지털 데이터를 직렬로 수신하도록 설계하였다. 16비트 송수신이 완료되면 수신 데이터의 하위 12비트를 측정값으로 저장하고, 그중 상위 8비트를 LED에 출력한다.

Vivado 시뮬레이션 및 사전 결과 비교




vivado에서 simulation 한 결과, 16개의 주소, 164ns에서 종료된 것을 확인할 수 있다. 이는 vscode에서 simulation한 결과와 같음을 확인할 수 있다.




위 두 사진은 각각 vivado simulation의 파형, vscode에서 사전 검증한 파형이다. 위 사진과 아래 사진의 결과가 일치하는 것을 확인할 수 있다.

합성, 구현 결과 및 문제 해결



Synthesis, Implementation 및 Generate bitstream이 전부 성공적으로 실행된 것을 확인할 수 있다.



DRC에는 실험 1과 동일한 CFGBVS-1 경고 1건이 남아 있으며, 구성 전압 관련 속성의 확인과 설정이 필요하다.

실제 보드 구현 및 동작 분석

실제 보드에서 dip switch 1~4번을 주소로, 5~8번을 주소에 저장하는 데이터로 할당하고 1번 버튼을 쓰기, 2번 버튼을 읽기로 할당하였다. 주소 0000에 0011을 쓴 후 2번 버튼으로 읽자 LED 7,8번이 점등되는


것을 확인하였다. 이후 주소 1111에 1000을 쓴 후 다시 주소 0000의 데이터를 읽으니 이전에 저장했던 0011이 출력되는 것을 확인하였다. 이후 주소 1111의 데이터를 읽었을 때 1000이 정상적으로 출력되는 것을 확인하였다.

7. FPGA 실험 3: DAC


설계와 예상 동작 요약

DAC는 디지털 입력값에 대응하는 아날로그 전압 또는 전류를 출력하는 소자이다[1]. 본 실험은 FPGA에서 외부 ADC에 채널 선택과 제어 명령을 전송하고, 변환된 디지털 데이터를 직렬로 수신하도록 설계하였다. 16비트 송수신이 완료되면 수신 데이터의 하위 12비트를 측정값으로 저장하고, 그중 상위 8비트를 LED에 출력한다.

Vivado 시뮬레이션 및 사전 결과 비교




vivado에서 simulation 한 결과, 260개의 쓰기, 10436ns에서 종료된 것을 확인할 수 있다. 이는 vscode에서 simulation한 결과와 같음을 확인할 수 있다.




위 두 사진은 각각 vivado simulation의 파형, vscode에서 사전 검증한 파형이다. 위 사진과 아래 사진의 결과가 일치하는 것을 확인할 수 있다.

합성, 구현 결과 및 문제 해결



Synthesis, Implementation 및 Generate bitstream이 전부 성공적으로 실행된 것을 확인할 수 있다.



DRC에는 실험 1과 동일한 CFGBVS-1 경고 1건이 남아 있으며, 구성 전압 관련 속성의 확인과 설정이 필요하다.

실제 보드 구현 및 동작 분석

실제 보드에서는 1번 버튼의 리셋을 누른 직후부터 LED가 나타내는 이진값이 점점 상승하는 것을 확인하였다. 약 2.5초가 소요되어 00000000에서 11111111의 이진값을 나타내며 이후 다시 00000000으로 순환하는 것을 확인하였다.

8. 종합 고찰 및 결론

종합 고찰

본 실험에서는 STM32를 이용한 UART 통신과 FPGA를 이용한 서보모터, SRAM 및 DAC 회로의 동작을 검토하였다. 이전 실험에서 버튼·타이머 인터럽트와 PWM 출력을

제어했던 것과 달리, 이번 STM32 실험에서는 UART를 이용하여 PC와 데이터를 주고받고 FPGA로 전달하는 과정을 다루었다. 특히 PC에서 받은 문자를 문자와 16진수 형태로 출력하고, 별도의 UART로 전송하는 과정과 수신 데이터에 따른 FPGA의 LED 제어 방법을 검토하였다.

이번 실험에서는 STM32와 FPGA의 구현 과정뿐 아니라 두 장치 사이의 연결 조건도 함께 확인할 수 있었다. UART 통신에서는 송신 성공 로그만으로 상대 장치의 수신을 보장할 수 없으므로, 통신 속도와 송수신 핀, 공통 접지를 함께 점검하였다. FPGA의 서보모터 실험에서는 PWM 펄스 폭에 따른 위치 제어 원리를 확인하였으며, SRAM 실험에서는 주소별 쓰기·읽기와 양방향 데이터 버스의 제어를 검증하였다. DAC 실험에서는 디지털 값이 증가함에 따라 LED의 이진수 표시와 전압 표시기의 점등 단계가 변하는 것을 확인하였다.

결론

본 실험을 통해 STM32의 UART 통신을 학습하고, PC에서 수신한 문자를 출력하거나 FPGA로 전송하는 과정을 수행하였다. 또한 FPGA의 서보모터, SRAM 및 DAC 회로를 통해 PWM을 이용한 위치 제어, 외부 메모리의 쓰기·읽기, 디지털 값에 따른 아날로그 출력 변화를 검토하였다. 이를 통해 MCU의 통신 프로그램과 FPGA의 제어 회로를 이해하고, 장치 간 통신에서는 코드뿐 아니라 핀 연결과 신호 조건도 중요하다는 것을 알 수 있었다.

9. 참고 문헌

[1] W. Kester (ed.), Analog-Digita Conversion, Analog Devices, 2004, §3.1, p. 3.3. ISBN: 0-916550-27-3.